商丘

【全2册】SystemVerilog硬件设计+SystemVerilog验证:测试平台编写指南(原书第三版)编程约束随机测试功能覆盖验证工程师科学

【全2册】SystemVerilog硬件设计+SystemVerilog验证:测试平台编写指南(原书第三版)编程约束随机测试功能覆盖验证工程师科学

144 原价154 去抢购

【全3册】使用SystemVerilog进行RTL建模——基于SystemVerilog的ASIC与FPGA设计+SystemVerilog硬件设计+SystemVerilog验证

【全3册】使用SystemVerilog进行RTL建模——基于SystemVerilog的ASIC与FPGA设计+SystemVerilog硬件设计+SystemVerilog验证

221.5 原价231.5 去抢购

【全3册】使用SystemVerilog进行RTL建模——基于SystemVerilog的ASIC与FPGA设计+SystemVerilog硬件设计+SystemVerilog验证

【全3册】使用SystemVerilog进行RTL建模——基于SystemVerilog的ASIC与FPGA设计+SystemVerilog硬件设计+SystemVerilog验证

221.5 原价231.5 去抢购

SystemVerilog硬件设计

SystemVerilog硬件设计

53.8 原价63.8 去抢购

【全3册】SystemVerilog数字集成电路功能验证+SystemVerilog硬件设计+SystemVerilog验证:测试平台编写指南(原书第三版)

【全3册】SystemVerilog数字集成电路功能验证+SystemVerilog硬件设计+SystemVerilog验证:测试平台编写指南(原书第三版)

211.8 原价221.8 去抢购

【全3册】SystemVerilog数字集成电路功能验证+SystemVerilog硬件设计+SystemVerilog验证:测试平台编写指南(原书第三版)

【全3册】SystemVerilog数字集成电路功能验证+SystemVerilog硬件设计+SystemVerilog验证:测试平台编写指南(原书第三版)

211.8 原价221.8 去抢购

【套装11册】数字IC设计工程师丛书低功耗设计与验证时序收敛的艺术高级ASIC设计实现SystemVerilog硬件设计ASIC设计与综合

【套装11册】数字IC设计工程师丛书低功耗设计与验证时序收敛的艺术高级ASIC设计实现SystemVerilog硬件设计ASIC设计与综合

45.12 原价868 去抢购

【全2册】SystemVerilog硬件设计+SystemVerilog验证:测试平台编写指南(原书第三版)编程约束随机测试功能覆盖验证工程师科学

【全2册】SystemVerilog硬件设计+SystemVerilog验证:测试平台编写指南(原书第三版)编程约束随机测试功能覆盖验证工程师科学

144 原价154 去抢购

SystemVerilog硬件设计:RTL设计和验证 数字IC设计工程师丛书 孙健 译 科学出版社 9787030783837

SystemVerilog硬件设计:RTL设计和验证 数字IC设计工程师丛书 孙健 译 科学出版社 9787030783837

61.62 原价88 去抢购

SystemVerilog硬件设计:RTL设计和验证 数字IC设计工程师丛书 孙健 译 科学出版社 9787030783837

SystemVerilog硬件设计:RTL设计和验证 数字IC设计工程师丛书 孙健 译 科学出版社 9787030783837

61.6 原价88 去抢购

【全3册】使用SystemVerilog进行RTL建模——基于SystemVerilog的ASIC与FPGA设计+SystemVerilog硬件设计+SystemVerilog验证

【全3册】使用SystemVerilog进行RTL建模——基于SystemVerilog的ASIC与FPGA设计+SystemVerilog硬件设计+SystemVerilog验证

198 原价208 去抢购

SystemVerilog硬件设计 数字IC设计工程师丛书 瓦伊巴夫塔拉特 著孙健魏东译科学出版社9787030783837正版书籍

SystemVerilog硬件设计 数字IC设计工程师丛书 瓦伊巴夫塔拉特 著孙健魏东译科学出版社9787030783837正版书籍

48.5 原价58.5 去抢购

【套装11册】数字IC设计工程师丛书低功耗设计与验证时序收敛的艺术高级ASIC设计实现SystemVerilog硬件设计ASIC设计与综合

【套装11册】数字IC设计工程师丛书低功耗设计与验证时序收敛的艺术高级ASIC设计实现SystemVerilog硬件设计ASIC设计与综合

677.82 原价868 去抢购